FLIP-FLOP

FLIP-FLOP

Gerbang adalah elemen pembuatan keputusan. Pada bab yang lalu telah kita bahas penggunaannya dalam proses penjumlahan dan pengurangan bilangan biner. Akan tetapi, elemen-elemen pembuatan keputusan ini belumlah cukup. Sebuah komputer juga membutuhkan elemen-elemen memori, yaitu piranti-piranti yang dapat menyimpan data biner. Dalam bab ini akan dikaji elemen-elemen memori yang disebut flip-flop.

1.      PENAHANAN-PENAHAN RS

Flp-flop adalah piranti yang memiliki dua keadaan stabil. Piranti ini akan tetap bertahan pada salah satu dari dua keadaan itu sampai adanya pemicu yang membuatnya berganti keadaan. Dalam pasal ini akan dibahas satu dari flip-flop yang paling sederhana, yaitu penahan RS ( RS Latch).

Penahan Transistor

Dalam gambar 1-1a, setiap kolektor menggerakan basis yang berseberangan melalui sebuah resistor 100 kΩ. Pada rangkaian seperti ini, satu diantara transistor itu mengalami kejenuhan dan yang lain dalam keadaan terpancung (cutoff).

Misalnya transistor sebelah kanan yang jenuh, maka tegangan kolektornya akan mendekati 0 V. Ini berarti tidak ada masukkan penggerak bagi basis transistor sebelah kiri. Akibatnya transistor tesebut terpancung dari tegangan kolektornya mendekati harga +5V. Nilai tegangan ini menghasilkan arus basis yang cukup besar pada basis transistor sebelah kanan untuk mempertahankan keadaan jenuhnya. Jadi, seluruh rangkaian ditahan (latched) pada keadaan dengan transistor sebelah kiri terpancung (diberi bayangan gelap) dan transistor sebelah kanan dalam keadaan jenuh. Titik Q bertegangan kurang lebih 0 V dalam keadaan ini.

Uraian serupa berlaku jika transistor sebelah kiri yang jenuh, dan transistor sebelah kanan dalam keadaan terpancung. Gambar 1-1b menjelaskan kasus tersebut. Tegangan titik Q tetap mendekati 5 V dalam kasus ini.

Keluaran Q dapat merupakan keadaan rendah atau tinggi, yang berarti biner 0 atau 1. Keadaan tertahan yang ditunjukkan oleh Gambar 1-1a berarti rangkaian sedang menyimpan biner 0 sebab

Q = 0

Di pihak lain, bila rangkaian tertahan sebagaimana ditunjukkan oleh Gambar 1-1b, maka ini berarti rangkaian sedang menyimpan biner 1, sebab

Q = 1

Masukan-masukan Kendali

Untuk mengendalikan bit yang tersimpan di dalam penahan, kita dapat menambahkan masukan seperti tampak pada Gambar 1-1c. Masukan kendali ini bisa rendah (0V) atau tingi (+5V). Masukan set yang tinggi yaitu S, akan menyebabkan transistor menjadi jenuh. Begitu keadaan tersebut tercapai, maka seluruh rangkaian akan bertahan pada keadaan itu dan,

Q = 1

Sekali keadaan ini terpasang (set), keluaran rangkaian akan tetap bertahan pada 1 bahkan sekalipun masukan S telah kembali ke 0 V.

Gambar 1-1. (a) keadaan tertahan; (b) keadaan alternatif (c) masukan-masukan pemicu

Masukan reset R yang tinggi akan mendorong transistor kanan ke dalam kejenuhan. Bilamana  hal itu terjadi, rangkaian akan bertahan pada keadaaan tersebut dan

Q = 0

Keluaran tetap bertahan pada keadaan 0, sekalipun masukan R telah kembali ke 0V.

Pada Gambar 1-1c, keluaran Q mengungkapkan nilai bit yang disimpan. Keluaran yang bersifat komplemen Q dapat dipasang pada kolektor transistor sebelah kiri. Keluaran ini bisa digunakan maupun tidak, tergantung pada pemakaiannya.

Tabel Tabel Kebenaran (Logika)

Tabel 1-1 menyajikan rangkuman operasi dari penahan transistor. Bila kedua masukan kendali merupakan keadaan rendah, maka tidak ada perubahan yang terjadi pada keluaran dan rangkaian bertahan pada keadaan semula. Keadaan ini disebut keadaan tak-aktif (inactive state), karena tidak ada perubahan.

Tabel 1.1 Penahan Transistor

R        S	Q            Komentar
0         0 0         1 1         0 1         1	NC      Tidak berubah 1                                  Set 0                                Reset *           Pacu (Race)

Jika R rendah dan S tinggi, rangkaian dala keluaran “set “ dan keluaran Q menjadi tinggi di pihak lain, jika R tinggi dan S rendah, keluaran Q dikembalikan (reset) pada keadaan rendah.

Keadaan Pacu

Perhatikan isian kolom pada tabel 1.1. Masukan R dan S  tinggi keduanya. Ini disebut keadaan pacu atau keadaan lomba (race condition). Keadaan ini tidak pernah dipakai karena dapat menimbukan operasi yang tidak  dapat diramalkan.

Tabel 1-2 Penahan Nor

R        S	Q            Komentar
0         0 0         1 1         0 1         1	NC      Tidak berubah 1                                  Set 0                                Reset *           Pacu (Race)

      

          Dalam keadaan berpacu, masukan-masukan kendali dalam keadaan tinggi, dengan ini kedua transistor menjadi jenuh. Jika masukan R dan S kembali pada keadaan rendah kedua transistor akan berusaha meninggalkan keadaan jenuh. Disini terjadi “adu cepat” (perlombaan/pacuan) antara 2 transistor untuk meninggalkan daerah kejenuhan. Transistor yang lebih cepat yang memiliki waktu tunda kejenuhan yang lebih singkat akan memenangkan pacuan tersebut dan menahan rangkaian. Jika transistor yang lebih cepat adalah transistor sebelah kiri dalam gambar 1-1c, keluaran Q akan menjadi rendah. Bila transistor yang lebih cepat ada disebelah kanan, keluaran Q akan menjadi tinggi. Dalam suatu proses produksi masal, kedua transistor memiliki kemungkinan yang sama sebagai transistor yang lebih cepat. Karena itu keluaran Q tidak dapat diramalkan. Itulah sebabnya mengapa keadaan pacu harus dihindarkan.

      Cara mengenali keadaan pacu sebagai berikut. Bila perubahan serentak dari masukan-masukan suatu elemen memori memberikan keluaran yang tak dapat diramalkan, maka ini berarti kita menjumpai suatu keadaan pacu. Pada penahan transistor, R = 1 dan S = 1 merupakan keadaan pacuan, sebab kembalinya R dan S secara serentak menuju ke 0 mendorong Q memasuki keadaan rambang.

      Mulai kini tanda “asterisk” (*) dalam tabel kebenaran (lihat tabel 1-1) akan menunjukkan keadaan pacu, kadang-kadang disebut pula keadaan terlarang atau keadaan cacat